DIALOG(R) File 347: JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

05987263 \*\*Image available\*\*
MANUFACTURE OF SEMICONDUCTOR DEVICES

PUB. NO.: <u>10-270363</u> [JP 10270363 A] PUBLISHED: October 09, 1998 (19981009)

INVENTOR(s): ONUMA\_HIDETO

YAMAZAKI SHUNPEI NAKAJIMA SETSUO OTANI HISASHI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)
APPL. NO.: 09-094607 [JP 9794607]
FILED: March 27, 1997 (19970327)


## **ABSTRACT**

PROBLEM TO BE SOLVED: To provide a technique for removing catalytic elements from a semiconductor film containing silicon, while leaving the characteristic features of low-temperature process.

SOLUTION: An amorphous film 203 containing silicon is formed on a glass substrate 201 and crystallized by use of catalytic elements. Subsequently, an impurity element which belongs to the group 15 is selectively introduced into the thus obtained crystalline silicon film to form gettering regions 208 and 209 and a non-gettering region 210. Further, the catalytic elements in the silicon film are transferred to the gettering regions 208 and 209 by heat treatment. Through these gettering steps, there can be obtained a crystalline silicon film 211 with the catalytic elements being reduced in amount to a satisfactory extent.

| 式図。   |                     |
|-------|---------------------|
| 【図5】  | ゲッタリング処理時間と偏析密度の関係を |
| 示す図。  |                     |
| [図6]  | ゲッタリング処理の温度依存性を示す写  |
| 真.    |                     |
| [図7]  | ゲッタリング処理温度と偏析密度の関係を |
| 示す図。  |                     |
| [図8]  | ゲッタリング処理のドーズ条件依存性を示 |
| す写真。  |                     |
| [図9]  | PおよびBによるゲッタリング効果を示す |
| 写真。   |                     |
| [図10] | ゲッタリング処理工程を説明するための  |
| ໘.    |                     |
| (図11) | TFTの作製工程を示す図。       |
| [図12] | TFTの電気特性を説明するための図。  |
| (図13) | TFTの電気特性を説明するための図。  |
| 【図14】 | リングオシレータの測定結果を示す図。  |
| 【図15】 | TFTの作製工程を示す図。       |
| 【図16】 | 液晶表示装置の断面構造を示す図。    |
|       |                     |

【図1】





【図17】 アクティブマトリクス基板の構成を示す図。

【図18】 本発明を利用しうる応用製品の一例を示す図。


| <b>6</b> |                  |
|----------|------------------|
| 【符号の説明】  |                  |
| 2 0 1    | ガラス基板            |
| 202      | 下地膜              |
| 203      | 非晶質珪素膜           |
| 2 0 4    | ニッケル含有層          |
| 2 0 5    | 結晶性珪素膜           |
| 206      | 結晶性が改善された結晶性珪素膜  |
| 207      | レジストマスク          |
| 208, 209 | P元素を添加した領域(ゲッタリン |
| グ領域)     |                  |
| 2 1 0    | P元素を添加しない領域(被ゲッタ |
| リング領域)   |                  |
| 2 1 1    | ゲッタリング処理を施した結晶性珪 |
| 素膜       |                  |
| 2 1 2    | 結晶性珪素膜でなる島状パターン  |

[図2]







【図11】




【図17】



【図12】





(A) ゲックリンプ処理あり(Nチ+ネム型TFT)





(B) ケーッタリング・処理なし〈Nチャ补型TFT〉

[図13]









[図16]

